Trong lĩnh vực bán dẫn, hiện tượng phóng điện do tĩnh điện có thể xảy ra đối với các con chíp trong suốt vòng đời của nó bất kể là nó đang ở trong dây chuyền sản xuất bán dẫn hay đã được đóng gói (package), đang được cất trong kho hay đã được lắp ráp vào sản phẩm và đưa vào sử dụng. Các dữ liệu thống kê cho thấy hư hỏng do ESD trực tiếp gây ra chiếm đến hơn 10% trong các IC bị hỏng. Thực tế, hầu hết các hư hỏng do quá áp (electrical overstress hay EOS), chiếm 50% số lượng IC bị hỏng, đều có nguồn gốc ban đầu là ESD.

 

Khi hiện tượng phóng điện xảy ra sẽ có một xung dòng điện chạy qua chíp bán dẫn. Xung dòng điện này có đặc tính là tăng rất nhanh (trong khoảng vài phần tỷ giây – nanosecond) đến giá trị cực đại và dòng điện cực đại có thể lên đến hàng ampere. Dòng điện quá lớn này sẽ tạo ra một điện áp lớn có thể đánh thủng các lớp cách điện cũng như các lớp ô-xít ở cực gate của các transistor. Dòng điện ESD với năng lượng rất cao cũng có thể tạo ra một lượng nhiệt rất lớn tại một vùng cục bộ và phá huỷ các thành phần mạch cũng như các lớp dây dẫn kim loại tại vùng đó. Dòng điện ESD với cường độ lớn còn gây ra hiện tượng electromigration làm giảm độ tin cậy (reliability) của chíp bán dẫn. (Electromigration là hiện tượng các phân tử vật chất cấu thành nên dây dẫn và via trong chíp bán dẫn bị tác động và di chuyển ra khỏi vị trí ban đầu do va chạm với các electron trong dòng điện. Electromigration có thể làm cho các dây dẫn và via bị đứt hay không còn kết nối tốt.)

 

 

Những gì xảy ra trong khoảng thời gian ngắn ngủi tính bằng nanosecond của hiện tượng ESD có lẽ khá phức tạp vì nó liên quan đến nhiều đặc tính vật lý (nhiệt, điện, vv) của các đối tượng tham gia vào quá trình. Việc xây dựng các mô hình ESD là cần thiết để mô phỏng hoạt động của chip bán dẫn trong điều kiện có ESD.

 

Về mặt điện, có 3 mô hình ESD được sử dụng phổ biến trong lĩnh vực bán dẫn để đặc tả hiện tượng ESD:

 

Có lẽ tên của các mô hình cũng đã cho ta khái niệm nào đó về nguồn gốc và mục đích của chúng. Cả 3 mô hình đều có chung một mạch điện mô tả là một mạch RLC nối tiếp như trong Hình 1 nhưng có các giá trị khác nhau cho các thành phần trong mô hình như được trình bày trong Bảng 1.

Mô hình ESD ở Hình 1 có bốn thông số: CESD, RESD, LESD, và VESD. Các thông số có thể được hiểu như sau:

• CESD mô tả khả năng tích điện (bởi vì tụ điện đơn giản là một vật lưu trữ điện tích) của đối tượng phóng điện. Các giá trị của CESD trong Bảng 1 được chọn bởi vì về mặt tích điện, cơ thể người, giống như một cái tụ điện có điện dung 100 pF, máy móc có thể xem như tụ điện 200 pF, chíp bán dẫn, vì khá nhỏ, có thể xem như một tụ điện 10 pF. Ta có thể hỏi: nhưng mà giá trị của CESD còn tuỳ thuộc vào người, hay máy, hay thiết bị tích điện cụ thể nữa chứ? Có lẽ là thế. Vậy nên giá trị của CESD (cũng như RESD và LESD) trình bày trong Bảng 1 chỉ là giá trị trung bình. Nhưng, điều quan trọng là những giá trị này được cộng đồng làm về ESD chọn làm giá trị chuẩn để mô tả hiện tượng ESD. Nói cách khác, nếu ta bàn về HBM thì có nghĩa là ta đang nói về mạch điện với CESD = 100pF chứ không phải bất kỳ một giá trị nào khác, bất chấp trong thực tế cơ thể người có điện dung là bao nhiêu đi nữa.

• RESD và LESD mô tả đặc tính của đường dẫn dòng điện ESD (không kể phần đường dẫn nằm bên trong “Mạch điện chịu tác động của ESD”). Trong mô hình HBM, cơ thể người có điện trở 1.5-kOhm và độ tự cảm (inductance) 7500nH. Nếu tôi nhớ không lầm thì giá trị 1.5-kOhm này được dạy trong môn học An Toàn Điện ở ĐHBK TP.HCM vậy nên mấy cái mô hình ESD mà tôi copy từ sách nước ngoài này chắc cũng đáng tin. Máy móc và chíp bán dẫn có khả năng dẫn điện tốt hơn cơ thể người nên có điện trở quy ước được chọn là 20-Ohm. Máy móc có độ tự cảm, 750nH, lớn hơn độ tự cảm quy ước của chíp bán dẫn, 5nH, do có kích thước lớn hơn.

• Ý nghĩa của VESD thì hơi khác một chút. VESD không phải là một thông số cố định trong các mô hình ESD và các giá trị VESD trình bày trong Bảng 1 cũng không phải là giá trị quy ước trong các mô hình ESD. VESD là một thông số được dùng để đánh giá khả năng chịu đựng ESD (ESD tolerance hay ESD robustness) của chíp bán dẫn. Chíp có giá trị VESD càng cao thì khả năng tồn tại dưới tác động của ESD càng lớn. Các giá trị VESD trình bày trong Bảng 1 là các giá trị tối thiểu mà các chíp bán dẫn thương mại thường cố gắng đạt được. Khi ta đọc các báo cáo chi tiết về thông số kỹ thuật (specifications hay specs) của các chíp bán dẫn ta có thể gặp các dòng như: “HBM = 1.5kV” hay “CDM = 500V” thì các giá trị 1.5kV và 500V là giá trị VESD tối đa mà con chíp được đảm bảo là có khả năng chịu đựng.

• CESD cùng với VESD xác định lượng điện tích tĩnh điện được tích luỹ trước khi có ESD và sau đó được phóng ra trong suốt thời gian có ESD. Lượng điện tích này là: QESD = CESD x VESD. VESD càng lớn có nghĩa là lượng tĩnh điện được tích luỹ cũng lớn và khi xảy ra hiện tượng phóng điện thì dòng điện ESD cũng lớn tỷ lệ thuận. Con chíp có VESD càng cao thì càng có khả năng chịu đựng ESD. Còn bản thân người thiết kế mạch như tôi lại thích VESD thấp – vì nó dễ thiết kế hơn.